


## Struktur der CPU (11)

Interpretation des Befehlssatzes:


Instruction	Op-code	Operations (RTL)	Control actions
Fetch	—	[MAR]←[PC] [IR]←[MS([MAR])] ALU←[PC] [PC]←ALU	$E_{PC}=1,$ $C_{MAR}$ $R=1,$ $C_{IR}$ $E_{PC}=1,$ $F_1, F_0=1,0$ $E_{ALU}=1,$ $C_{PC}$
LOAD	000	[MAR]←[IR] [DO]←[MS([MAR])]	$E_{IR}=1,$ $C_{MAR}$ $R=1,$ $C_{DO}$
STORE	001	[MAR]←[IR] [MS([MAR])] ←[DO]	$E_{IR}=1,$ $C_{MAR}$ $E_{DO}=1,$ $W=1$
ADD	010	[MAR]←[IR] [MBR]←[MS([MAR])] ALU←[MBR] [DO]←ALU	$E_{IR}=1,$ $C_{MAR}$ $R=1,$ $C_{MBR}$ $E_{MBR}=1,$ $F_1, F_0=0,0$ $E_{ALU}=1,$ $C_{DO}$
SUB	011	[MAR]←[IR] [MBR]←[MS([MAR])] ALU←[MBR] [DO]←ALU	$E_{IR}=1,$ $C_{MAR}$ $R=1,$ $C_{MBR}$ $E_{MBR}=1,$ $F_1, F_0=0,1$ $E_{ALU}=1,$ $C_{DO}$
INC	100	[MAR]←[IR] [MBR]←[MS([MAR])] [ALU]←[MBR] [MBR]←ALU [MS([MAR])] ←[MBR]	$E_{IR}=1,$ $C_{MAR}$ $R=1,$ $C_{MBR}$ $E_{MBR}=1,$ $F_1, F_0=1,0$ $E_{ALU}=1,$ $C_{MBR}$ $E_{MBR}=1,$ $W=1$
DEC	101	[MAR]←[IR] [MBR]←[MS([MAR])] ALU←[MBR] [MBR]←ALU [MS([MAR])] ←[MBR]	$E_{IR}=1,$ $C_{MAR}$ $R=1,$ $C_{MBR}$ $E_{MBR}=1,$ $F_1, F_0=1,1$ $E_{ALU}=1,$ $C_{MBR}$ $E_{MBR}=1,$ $W=1$
BRA	110	[PC]←[IR]	$E_{IR}=1,$ $C_{PC}$
BEQ	111	IF Z=1 THEN [PC]←[IR]	IF Z=1 THEN $E_{IR}=1,$ $C_{PC}$

# Struktur der CPU (12)

## Der Befehlsdekodierer:




## Der Sequenzierer:




## Struktur der CPU (13)

Der Output des Sequenzierers (Impulsgenerator) als Zeitimpulsfolge:




# Struktur der CPU (14)

Die verdrahtete (random logic) Kontrolleinheit:



Hinzufügung des „fetch/execute Flip-Flops“:



## Struktur der CPU (15)


Gesamtdarstellung des beispielhaften Maschinenbefehlsatzes :

Instruction	Time	Enables				ALU	Clocks					ALU		MS		FF		S
		MBR	IR	PC	DO		MAR	MBR	IR	PC	DO	F <sub>1</sub>	F <sub>0</sub>	R	W	R	S	
Fetch	T <sub>0</sub>	0	0	1	0	0	1	0	0	0	0	X	X	0	0	0	0	
	T <sub>1</sub>	0	0	0	0	0	0	0	1	0	0	X	X	1	0	0	0	
	T <sub>2</sub>	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0	
	T <sub>3</sub>	0	0	0	0	1	0	0	0	1	0	X	X	0	0	0	0	
	T <sub>4</sub>	0	1	0	0	0	1	0	0	0	0	X	X	0	0	0	1	
LOAD	T <sub>0</sub>	0	0	0	0	0	0	0	0	0	1	X	X	1	0	1	0	
STORE	T <sub>0</sub>	0	0	0	1	0	0	0	0	0	0	X	X	0	1	1	0	
ADD	T <sub>0</sub>	0	0	0	0	0	0	1	0	0	0	X	X	1	0	0	0	
	T <sub>1</sub>	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	T <sub>2</sub>	0	0	0	0	1	0	0	0	0	1	X	X	0	0	1	0	
SUB	T <sub>0</sub>	0	0	0	0	0	0	1	0	0	0	X	X	1	0	0	0	
	T <sub>1</sub>	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	
	T <sub>2</sub>	0	0	0	0	1	0	0	0	0	1	X	X	0	0	1	0	
INC	T <sub>0</sub>	0	0	0	0	0	0	1	0	0	0	X	X	1	0	0	0	
	T <sub>1</sub>	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	
	T <sub>2</sub>	0	0	0	0	1	0	1	0	0	0	X	X	0	0	0	0	
	T <sub>3</sub>	1	0	0	0	0	0	0	0	0	0	X	X	0	1	1	0	
DEC	T <sub>0</sub>	0	0	0	0	0	0	1	0	0	0	X	X	1	0	0	0	
	T <sub>1</sub>	1	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	
	T <sub>2</sub>	0	0	0	0	1	0	1	0	0	0	X	X	0	0	0	0	
	T <sub>3</sub>	1	0	0	0	0	0	0	0	0	0	X	X	0	1	1	0	
BRA	T <sub>0</sub>	0	1	0	0	0	0	0	0	1	0	X	X	0	0	1	0	
BEQ	T <sub>0</sub>	0	1	0	0	0	0	0	0	Z	0	X	X	0	0	1	0	

Note: Z=zero flag from condition code register.

# Struktur der CPU (16)

Gesamtschaltbild der verdrahteten Kontrolleinheit:



## Struktur der CPU (17)

### **verdrahtete gegenüber mikroprogrammierbarer Kontrolleinheit:**

- verdrahtet ist schneller als mikroprogrammierbar
  - optimiert für eine bestimmte Maschinensprache (Befehlssatz)
  - keine Notwendigkeit, Mikrobefehle aus Speicher zu lesen
  - Ausführung Boolescher Funktionen ist schneller als Speicherzugriffe
- mikroprogrammiert ermöglicht den flexibleren Entwurf
  - leicht modifizierbar
  - Behebung von Entwurfsfehlern einfacher
  - skalierbar (Hinzufügung neuer und komplexer Maschinenbefehle)

Allgemein gilt, dass die Vorteile der Mikroprogrammierung abhängig sind von

- (hardware-)technologischem Fortschritt
- prinzipieller Sichtweise, die Hauptaufgabe der Rechnerarchitektur betreffend
  - Unterstützung des Compilerentwurfs (Top-Down, CISC)
  - Performanz und Durchsatz (RISC)

--->Hochzeit der Mikroprogrammierung bis Ende der 80er Jahre